SERIAL MULTIPLEX COMMUNICATION SYSTEM

Publication number: JP5316125 Publication date: 1993-11-26

Inventor: HARADA YOSHIHISA; TANAKA HIROTO
Applicant: TOYOTA CENTRAL RES & DEV; TOYODA

AUTOMATIC LOOM WORKS

Classification:

- international: H04J3/14; H04L12/40; H04J3/14; H04L12/40; (IPC1-7):


H04L12/40; H04J3/14

- European: Application number: JP19920143207 19920507 Priority number(s): JP19920143207 19920507

Report a data error here

Abstract of JP5316125

PURPOSE: To reduce a rate of an occupied time of a communication line with respect to a substantial data length and to simplify generation of an error check bit and decision of correctness of reception data by selecting number of error check bits to be smaller. CONSTITUTION: A base band serial multiplex communication system in which a transmission delay time is shorter than one bit period is provided with an input shift register F Inputting sequentially serial data on a communication line C, an output shift register I sending sequentially transmission data stored in an output data register J to the communication line C when a transmission request takes place and the communication line C is idle, and a correctness discrimination circuit H comparing the transmission data outputted from the output shift register I with reception data inputted to the input shift register F, deciding match/unmatch between the transmission data and the reception data, superimposing the result of decision onto one bit of a prescribed field of a data frame of the transmission data and sending the result to the communication line C.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-316125

(43)公開日 平成5年(1993)11月26日

(51) Int.Cl.5		識別記号	庁内整理番号	FI		技術表示箇所
H04L 1	2/40	140310 3	777 335 355 35	• •		2011/2011/44/71
H04J	3/14	Z	4101-5K			
			73.41 51C	HOAT 11/00	320	

審査請求 未請求 請求項の数2(全 7 頁)


(21)出顯番号	特額平4-143207	(71)出願人	000003609 株式会社豊田中央研究所	
(22)出願日	平成4年(1992)5月7日		愛知県愛知郡長久手町大字長湫字横道41番 地の1	
		(71)出顧人	000003218	
			株式会社豊田自動織機製作所	
			愛知県刈谷市豊田町2丁目1番地	
		(72) 発明者	原田 義久	
			愛知県愛知耶長久手町大字長湫字横道41番	
			地の1 株式会社豊田中央研究所内	
		(72) 発明者	田中 裕人	
			愛知県刈谷市豊田町2丁目1番地 株式会	
			社会田自動維御修所内	
		(74)代理人	弁理士 藤谷 修	

(54) 【発明の名称】 シリアル多重通信システム

(57) 【要約】

【目的】 誤り検出ビットを短くすることで実質的デー 夕長に対する価償路の占有時間の割合を短くすると共に 誤り検出ピットの生成及び受信データの正誤判定を簡単 にすることである。

【構成】伝送遅延時間が1ビット周期に比べて短いベー スパンドシリアル多重通信システムにおいて、通信路上 のシリアルデータを順次入力する入力シフトレジスタド と、送信要求が発生し通信路が空状態の場合には出力デ ータレジスタに格納されている送信データを順次通信路 に出力する出力シフトレジスタIと、出力シフトレジス タから出力される送信データと入力シフトレジスタに入 力される受信データを比較して送信データと受信データ との一致、不一致を判定し、その判定結果を送信データ のデータフレームの所定フィールドの1ビットに乗せて 通信路に出力する正誤判定回路Hとを有する。



【特許請求の顧用】

【請求項1】 複数のノードを接続しデータの伝送され るパス状通信路と、前記通信路に対してデータの出力及 び入力を行う通信インタフェース回路とから成り、伝送 遅延時間が1ビット周期に比べて短く、前記通信インタ フェース同路は前記通信路を常時監視し、送信する必要 が生じた時に通信路が空いているのを確認して通信を開 始するCSMA/CD(Carrier Sense Multiple Access /Collision Detection) 方式でのシリアル多重通信シス テムにおいて、

1

前記通信インタフェース回路は、

前記通信路の状態を監視し、通信路が空状態か否かを判 定するモニタ同路と、

前記通信路上のシリアルデータを順次入力する入力シフ トレジスタと、

前配入力シフトレジスタに入力された受信データを格納 する入力データレジスタと、

前記通信路に出力する送信データを格納する出力データ レジスタと、

送信要求が発生し、前記モニタ回路により通信路の状態 20 が空状態と判定された場合には、前配出力データレジス 夕に格納されている送信データを順次前記通信路に出力 する出カシフトレジスタと、

前記出カシフトレジスタから出力される英信データと前 記入カシフトレジスタに入力される受信データを比較し て送信データと受信データとの一致、不一致を判定し、 その判定結果を前記送信データのデータフレームの所定 フィールドの1ビットに乗せて前記通信路に出力する正 誤判定回路とを有するシリアル多重通信システム。

ドのうち1つのノードをマスタノードとし残りのノード をスレープノードとし、データの流れをマスタノードか らスレープノード、スレープノードからマスタノードに 限定したマスタ/スレープ方式であることを特徴とする 請求項1に記載のシリアル多電通信シスタム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータの1ビットの周期 に比べて伝送遅延時間が無視できるような通信距離が短 いシステムにおいて、複数ノード間のデータ通信の信頼 40 性を向上させたシリアル多重通信システムに関する。

[0002]

【従来の技術】近年、自動車においてエレクトロニクス システムが多用されてきている。これにともないワイヤ ハーネスの増加は著しく、ハーネス削減のためにシリア ルデータをベースパントで伝送するシリアル多重通信が 重要になってきている。

【0003】パス状通信路を用いたシリアル多重通信シ ステムは、通信路が空状態であることを確認した後、送 MA/CD)。又、自動車における通信システムは、多 雑音環境で使用されるために、雑音によりデータが化け る可能性が大きい。よって、データ通信の信頼性を向上 させる方式を開発することが必要となっている。

【0004】通信データの信頼性をあげるための方法と して、データフレームの中に誤り検出用データを付加す るCRC (cyclic redundancy check)に代表される方法 が一般に用いられている。CRCは誤り検出能力が高い ので、自動車内通信においてもCAN(Controller Area Network) を始め、多くの提案システムで採用されてい

5. [0005]

【発明が解決しようとする課題】自動車用通信システム では8ピットCRCが一般的に用いられている。この方 式では、実質的データ長が数10ビット以上の場合に は、オーバヘッドはそれほど問題にはならない。しか し、実質的データ長が1パイト程度に短くなると、8ピ ットの誤り検出用ビットを付加することは、オーバヘッ ドが大きくなり過ぎ、問題となる。

【0006】 このことは、換言すれば、1つのノードか ら送信されたデータが他のノードで受信され誤りのない データと判定されるまでの通信時間の実質的データのビ ット数に対する割合が長くなることを意味する。自動車 用のシリアル多重通信システムでは、データ交換のリア ルタイム性が強く要求される。従って、たとえ、通信路 の平均的占有率が低くても、1つのノードで送信要求が 発生した場合には、短時間でそのデータを必要とするノ ードに正確なデータが受信されることが要求され、しか も、1回の送信における通信路の占有時間を短くする必 【蔚求項2】 前記シリアル通信システムは、複数ノー 30 要がある。ポーレートを向上させることは、この課題を 解決する1つの方法になる。しかし、自動車用システム では雑音を多く拾うこと、或いは、ラジオに対する雑音 源となることから、ポーレートの高速化には限界があ

> [0007] 従って、ポーレートを高速化させずに、上 記の課題を解決するためには、誤り検出フィールドを極 力短くすると共に、受信データの正誤判定が簡単且つ高 速にしかも高信頼性をもって行われる方式を開発するこ とが必要である。又、CRC方式では、CRCの誤り検 出ビットを生成し、受信データの正誤判定を行うための 回路が複雑になるという問題がある。

[0008] 本発明は上記の課題を解決するために成さ れたものであり、その目的は、シリアル多重通信システ ムにおいて、誤り検出ビットを短くすることで実質的デ ータ長に対する通信路の占有時間の割合を短くすると共 に、誤り検出ビットの生成及び受信データの正誤判定を 簡単にすることである。

[0009]

【課題を解決するための手段】上記課題を解決するため 信データを適信路に出力することが行われている (CS 50 の発明の構成は、複数のノードを接続しデータの伝送さ れるバス状通信路と、通信路に対してデータの出力及び 入力を行う通信インタフェース回路とから成り、伝送遅 延時間が1ビット周期に比べて短く、通信インタフェー ス回路は通信路を常時監視し、送信する必要が生じた時 に通信路が空いているのを確認して通信を開始するCS MA/CD (Carrier Sense Multiple Access/Collision Detection) 方式でのシリアル多重通信システムにおい て、通信インタフェース回路を、通信路の状態を監視 し、通信路が空状態か否かを判定するモニタ回路と、 運信略 Lのシリアルデータを開次入力する入力シフトレ 10 ジスタと、入力シフトレジスタに入力された受信データ を格納する入力データレジスタと、通信路に出力する送 信データを格納する出力データレジスタと、送信要求が 発生し、モニタ同路により通信路の状態が空状態と制定 された場合には、出力データレジスタに格納されている 送信データを順次通信路に出力する出力シフトレジスタ と、出カシフトレジスタから出力される送信データと入 カシフトレジスタに入力される受信データを比較して送 信データと受信データとの一致、不一致を判定し、その 判定結果を送信データのデータフレームの所定フィール 20 ドの1 ピットに乗せて通信路に出力する正誤判定回路と

で構成したことである。 [0010]

【作用】 本システムでは、あるノードから送信されたデ ータが他のノードで受信されるまでの遅延時間がデータ の1 ピット周期に比べて短いような通信路の短いシステ ムである。極重すれば、このシステムは、流信路上のデ ータが各通信インタフェース回路でほぼ同時認識される 短い通信路のシステムである。したがってデータの街 突、ノイズ等により送信データが通信路上で変化した場 30 なる。 合すべてのノード (各通信インタフェース回路) は同じ レベルのピットを入力すると考えられる。

【0011】送信ノードにおいて、送信データは出力デ ータレジスタに記憶される。このノードで送信要求が発 生し、モニタ回路により通信路がデータの存在しない空 状態と判定されると、出力データレジスタの値が出力シ フトレジスタに入力され、1ビットづつ順次通信路に出 力される。これと同時に、通信路上の信号レベルが順次 入力シフトレジスタに読み込まれる。

【0012】そして、出力シフトレジスタから出力され 40 る送信データと入力シフトレジスタに入力される受信デ ータとが比較される。正誤判定の対象であるフィールド の全ピットが一致すれば、その後の1ピットの所定フィ ールドに一致したことを示す値(「0」又は「1」)を 乗せて、通信路に出力する。逆に、正誤判定の対象であ るフィールドに 1 ビットでも不一致のビットが存在すれ ば、その後の1ビットの所定フィールドに不一致である ことを示す値(「1」又は「0」)を乗せて、通信路に 出力する。

ビットが「0」又は「1」により、受信されたデータが 誤りのないデータか誤りのあるデータかを判定すること ができる。受信データが誤りのないデータであれば、そ のまま受信すれば良く、誤りのあるデータであれば、そ の受信データを破棄すれば良い。 送信ノードでは送信デ 一夕が誤りであった場合には、再送信の処理をすれば良 W.

[0014]

【発明の効果】本発明は、伝送遅延時間が1ビット周期 に比べて短く、運信インタフェース同路は通信路を常時 監視し、送信する必要が生じた時に通信路が空いている のを確認して通信を開始するCSMA/CD方式でのシ リアル多重通信システムにおいて、通信インタフェース 回路を、通信路上のシリアルデータを順次入力する入力 シフトレジスタと、通信路の状態が空状態と判定された 場合には、送信データを順次通信路に出力する出力シフ トレジスタと、出力シフトレジスタから出力される英信 データと入力シフトレジスタに入力される受信データを 比較して送信データと受信データとの一致、不一致を判 定し、その判定結果を送信データのデータフレームの所 定フィールドの1ビットに乗せて通信路に出力する正誤 判定回路とで構成したことである。よって、送信ノード 側で送信データと受信データとを比較することで、送信 データのデータが化けたか否かが判定でき、その結果を 所定のフィールドの1ビットに乗せて出力できる。従っ て、送信ノードも受信ノードも簡単な構成でデータの正 誤判定ができる。しかも、この情報は1ビットで伝送で きるので、データフレームの送信からデータフレームを 受信しデータの正誤判定に到るまでの時間が究めて短く

[0015]

【字施例】以下本発明を具体的な字施例に基づいて説明 する。

実施例1

本実施例は自動車におけるシリアル多重通信システムに 関する。自動車車体の狭範囲での通信では通信距離は高 々 2 0 m と考えられるので、その通信路による通信遅延 は約100msである。一方自動車内通信では通信データ 量が比較的少ないので通信速度は1Mbits/sec 以下が一 般的である。このため最高速度の1Mbits/sec を考えて も、通信遅延は1ビット周期の1/10となり略無視できる 範囲である。即ち、本シリアル多重伝送システムは、通 信路上のデータが各通信インタフェース回路でほぼ同時 認識される短い通信路のシステムといえる。したがって データの衝突、ノイズ等により美信データが通信路上で 変化した場合すべてのノード(各頭信インタフェース回 路) は同じデータを入力すると考えられる。

【0016】図1は本システムの全体構成を示してい る。本システムは複数のノード間のデータ通信であっ 【0013】受信ノードでは、この所定のフィールドの 50 て、各ノードを構成する通信インタフェース回路A1~

A。と、コンピュータB1 ~B。および、各ノード間の データ通信を行うパス状の通信路Cとからなる。

[0017] 図2 注画信インタフェース回路Aの網点を プロックダイヤグラムで示したものである。通信インタ フェース回路Aは通信路Cを密時モニタし、通信路外空 いているか否かを制定をするモニタ回路Eと、通信部上 のシリアルデータを読み出した受信データを格前する。スカ データレジスタGと、自ノード送信データと連信路上 シブトレジスタGと、自ノード送信データと連信路上の シリアルデータを認み出したスカシフトレジスタの内容 を比較し通信路上の通信データに誤りがあるかどうか判 定する正説判定回路Hと、通行路にシリアルデータを送 団する日カラントレジスタ Lと、出力シアトレジスタか ら送信する送信データを格前する出カデータレジスタ と、各稿点回路同のデータ入出力を制御可能区

[0018] 連倡総Cは認示したい抵抗を介して正電源 にブルアップされており、出カシフトレジスタIの出力 酸トランジスタはオープンコレクタ構成であり、このコ レクタに伝送路が接続されている。従って、通信路Ct 2 データが存在しない場合には通信路Cの配号や人小込は レベルとなっている。よって、モニタ回路Eは通信路C のレベルを寄物整弧であり、ドレベルが建裁している 場合には通信路Cが中状態と初度される。

[0019] 入力シフトレジスタは、解御回路Kから出 力される周期格等に同期して、選信路とした相等サペル を検出して、1ビットづつ順大人力している。図3に示 す1データフレームのデータの入力が完了すると、入力 シフトレジスタFの値は入力データレジスタGに取り込 まれる。そして、入出力処理回路Lを介してコンピュー 30 夕日に踏み返られる。

[0020] 施、図3に示す遺信用データフレームにおいて、SOMはデータフレームの先頭を示すフィールドである。データ1Dはデータ連信ノードアドレス、データ要信ノードアドレス、データ要信ノードアドレス、データをプードアドレス、データは受信すべき実質的情報を含むデータのスールドである。正/買はデータ連信ノードが重信路をモニクレ、送信データと遺信的とデータを関係を登るといる場合では正、不一数の場合には誤を書き込むためのフィールドである。EOMはデータフレームの最後を示すフィールドである。EOMはデータがしていた場合では正、不一数の場合には誤を書き込むためのフィールドである。なれ、この実施可では、誤り物例を1ビットの正/低のフィールドで示したが、通常のパリティチェックを付加すればより信頼性をおげると上が可能となる。

[0021] コンピュータBが送信要を発化すると、 コンピュータBからは入出力処理回路1を介して出力デ ータレジスタに図8に示すデータフレームが博参込まれ る。そして、出力データンジスタに書き込まれたデータ は出力シフトレジスタ1に入力される。モルタ回路とか の通常器とが空気態であることを示す信号が勢間回路に に出力されると、制御回路Kから同期信号が出力シフト レジスタ I に出力され、出力シフトレジスタ I からは1 ピットプつデータが通信路Cに出力される。

[0022] この時、入力シフトレジスタには通信路C の信号レベルが制御回路Kから出力される同期信号に同 期して入力される。図3に示すデータフレームのうち、 SOM、データID、データまでのピット数に対応した ビットデータが入力シフトレジスタ下に入力されると、 正誤判定回路Hによりそれまでの入力されたビットデー タと出力データレジスタ」に記憶されているそのピット 数までのデータの対比が行われる。正誤判定回路Hはデ ジタルコンパレータで構成すれば良い。この正誤判定回 路日からは両データが一致すれば、「1」、不一致ビッ トが存在すれば「0」の正誤判定信号が出力される。こ の正誤判定回路Hから出力される正誤判定信号に応じて 出カシフトレジスタIの最上位桁が書換えられ出カシフ トレジスタ I から 1 ビットのHレベル又はL レベルの信 号が通信路Cに出力される。このビットが図3に示すデ ータフレームの正誤判定結果を乗せる所定のフィールド (以下、「正誤フィールド」という) に該当する。続い

て、出かシフトレジスタからEOMが出力される。 【0023】このように、遊信ノードにおいて、出力す べきデータとその出力データが頭尾路に出力された状態 で、適信腺の信号レベルから限み取られた入力データと の対比が行われ、一致していれば、全てのノードで正し ルデータルを侵されたと判定できる。一方、入力データ と出力データとが一致しなければ、全ての受信ノードで 遊信ノードで意図したデータと異なるデータが受信され たことを意味する。

「〇0024)各受信ノードにおいて、この正誤フィール ドの低により受信データが正しいかとうかを判定でき る。なお、この時正誤フィールドで誤りが発生するとと も規定されるので、正しい時は、passive な値を、誤っ た時はactiveな値を書き込むととにしている。本実施何 のように適情路とを抵抗を力して正確源にブルアップし たシステムでは、Hレベル (正電源順圧) がpassive な 値欠対なし、Lレベル (アースレベル) がactiveな値に 対応する。もしも、HレベルとLレベルとのデータが請 実すれば、温信階の少数能はレベルとなる。後着すれ ば、Lレベルの方がHレベルとりも優先度が痛く、Hレ

(0 は、レベルの方が日レベルよりも優先度が高く、日レベルレンルに化ける可能性があるが、LVパルは レベルに化ける可能性が能いことを意味している。従って、ビットデータが化けて破しくないが、助き、データ、関りを示す方をLVパル局では加するようにして、より信頼性をあげている。これにより、限り創卵1ビットだけで隔壁をあがている。これにより、限り創卵1ビットだけで隔壁をあがている。これにより、限り創卵1ビットだけで隔壁をあかている。これにより、限り創卵1ビットを

[0025] 実施例2

図4は、自動車のボディ制御にみられるような、各ノー ドに要求される制御演算機能が低い場合の実施例の全体 の 構成を示したものである。複数の通信インタフェースA 、~A。の中でA」のみがコンピュータB」と接続され ており、他の通信インタフェースA2 ~A。はコンピュ ータと接続されることなく直接センサ、スイッチ群の入 カを受け通信を行うとともに、他ノードからの通信デー 夕を受け取り、直接制御対策を制御する。

【0026】自動車のボディ制御系のように制御機能に 対する要求が高くないシステムでは、センサ、アクチュ エータ、コントローラ間のシリアル多重通信において、 判断・制御機能を一箇所に集中させ、ここにCPUを持 ち、これをマスタノードとし、他のノードは単に機械的 10 にデータ送受信を行うスレーブノードとするマスタノス レープ方式が安価なシステムを構成できるので望まし い。このような通信システムにおいては、一度に通信す るデータビット長は長くないので各データの送信ノード アドレス、受信ノードアドレスを各データに付加するの は効率が悪い。しかも、受信ノードアドレスを各ノード が各データフレーム毎につけるのは制御が大変であり、 なんらかのプログラマブル処理あるいは大きなハードウ ェアが必要となる。そこでマスタ/スレープ方式におい て通信をスレープ→マスタ間、マスタ→スレープ間の2 20 【符号の説明】 段階に限定する。スレープ→マスタ間の通信では、デー タフレーム受信ノードがマスタノードに固定されてい る。よって、データフレームにおいて、受信ノードアド レスは1ピットの「0」とし、送信ノードアドレスのみ を記載する。又、マスタ→スレーブ間の通信において は、データフレームは送信ノードがマスタノードに固定 されている。よって、データフレームにおいて、送信ノ

ードアドレスは1ビットの「1」とし、受信ノードアド レスのみを記載する。これにより、データフレームの制 御ビットを少なくすることができる。又、スレープノー ドで受信ノードアドレスを奪く必要がないのでプログラ ム処理あるいは大きなハードウェアをスレープノードは 必要としない。

【図面の簡単な説明】

【図1】本発明の具体的な第1字施例に係るシリアル多 重通信システムの構成を示した構成図。

- 【図2】第1実施例における通信インタフェース同路の 構成を示した回路図。
- 【図3】第1実施例におけるデータフレームの構造を示 した構造図。
 - 【図4】第2実施例に係るシリアル多重通信システムの 構成を示した構成図。 【図5】第2実施例におけるデータフレームの構造を示
 - した構造図。 【図6】第2字施例におけるデータフレームの機治を示
- した構造図。
- A…通信インタフェース回路
 - C…通信路
 - E…モニタ回路
 - K…制御回路
- F…入力シフトレジスタ I…出力シフトレジスタ
- H…正誤判定同路
 - [2]5]


[233]

SOM F-9ID F-9 正/数 EOM SOM 1 送信アドレス データ

正/誤 EOM

[図6]

SOM 0 受信アドレス データ 正/訓 EOM



[図2]

